Logic synthesis and verification algorithms

Logic synthesis and verification algorithms cover image
Titre :Logic synthesis and verification algorithms
Type de document :text imprimé
Auteurs :Hachtel, Gary D
Éditeur :Springer
Année de publication :2006
Collection :----
Sous-collection :----
Importance :xxxii, 564 p.
Présentation :ill.
Format :26 cm
ISBN/ISSN/EAN :9780387310046
Prix :-----
Note générale :----
Langues :----
Catégories :Informatique et Automatique
Index.décimal :----

Mots clés :

Ville d'édition :New York
Résumé :----

Exemplaires :

LocalisationSectionCôteExemplaireStatut
inptInformatique et Automatique02.12 HAC13834disponible